摘要—本文研究了芯片表面受到局部壓力作用時芯片內部應力的大小及方向。結果表明表面的局部壓力需要一定的厚度才能在芯片體內產生均勻的垂直應力。在芯片表層，應力集中于壓力區正下方，而其它區域是松弛的。深入芯片體內，則表現為均勻的垂直應力。這一現象可用于壓接式IGBT的設計，壓接區與溝道保持一定的安全距離，以保證IGBT的溝道區域免受壓力的影響。這樣可在保證可靠性的同時提高壓接式IGBT芯片的有效面積。
關鍵詞—松弛，壓接式，IGBT，壓力
I. 背景
IGBT 是一種重要的功率器件，控制簡單且有著大的安全工作區。近些年，在器件設計[1]-[3]與應用技術[4]-[5]等方面有許多研究工作都在提高IGBT的性能。IGBT的性能已經趨于硅材料的極限[6]，但仍然有提高空間。尤其在封裝技術方面，傳統IGBT 模塊無法實現芯片的性能。引線及散熱是造成模塊失效的重要問題 [7]-[8]。
雙面散熱、無引線的壓接式IGBT的提出[9]，為IGBT在高頻、高溫等大功率場合的應用提供了解決思路。壓接式IGBT的主要優點是低熱阻、低引線電感、無引線疲勞問題。這些優點使的IGBT在大功率應用中表現出優異的性能及很高的可靠性[10]-[12]，尤其是多個模組串聯應用時[13]-[14]。
II. 壓接式IGBT芯片設計要點
壓接式IGBT并非簡單地將一顆傳統IGBT芯片封裝成壓接形式，關鍵在于芯片本身與傳統IGBT芯片不同。圖1 為傳統IGBT芯片的元胞結構示意圖。由于IGBT 為柵控器件，而壓力將會造成mos結構在機械及電特性上的問題，因此壓接式IGBT設計必須要考慮這些問題對器件可靠性的影響。首先，薄的柵氧可能在壓力作用下發生機械損壞,當芯片表面不平整時問題將更嚴重。另外，MOS溝道的電子遷移率等電特性會因壓力及壓力產生的應力而發生變化[15]-[16]。IGBT 有很高的溝道電流密度，因此這些問題必須重視，特別是對于芯片表面不平整的情況。正是由于上述顧慮，在設計壓接式IGBT時，MOS溝道區域都是未受壓力作用的[9], [17]-[18]。
壓接式IGBT芯片的典型結構如圖2所示，發射極的壓接區域被設計在沒有元胞結構的區域 [9]。 這樣一樣，MOS溝道區域則不會承受壓力作用。然而，這種設計將會使芯片的有效面積大打折扣，2013 年有報道顯示，在一顆壓接式芯片中，約有一半的面積是無效的[12]。
本文提出一種壓接IGBT設計方法，在提高芯片有效面積的同時，避免壓力造成的可靠性問題。
先看一種有問題的思路，如圖3所示，將接觸孔處的發射極金屬做高，以使壓力不直接作用于溝道區域。然而這種方法有兩個問題，一是接觸孔在芯片面積中所占比重很小，這樣壓接式IGBT雙面散熱的優勢幾乎消失了;二是，金屬在壓力作用下會擠壓柵極多晶硅側壁，在SiO2 - Si 界面處產生很大的水平應力，溝道區域也會受到應力的影響。因此這種思路并不可取。
若壓力只是作用于多晶硅上方的部分區域，而與溝道區域保持一定的距離，只要壓力造成的應力朝溝道方向快速衰減，則可以解決問題。本文用一個簡化的模型仿真分析了這種情況下芯片體內應力的分布。
仿真中所用的三維尺寸及材料機械模型如圖4中所示。由于硅材料楊氏模量采用各向異性參數[19]，仿真中 XYZ軸與<100> 晶軸對齊。除芯片表面外，其他各面均采用對稱邊界條件，使用無摩擦支持力。施加壓強為 15 MPa。仿真平臺為 ANSYS 14.5。
仿真結果如圖5所示。在芯片的表層，應力集中于壓接區正下方。需要經過 50 μm 以上的轉換層，應力才趨于均勻。在轉換層中，應力向其他區域急劇衰減。稱這些應力很小的區域為松弛區。
I. 溝道松弛的壓接式IGBT設計
利用前面提到的思路，可設計出溝道區松弛的壓接式IGBT。 壓接區的位置及尺寸可通過下方的 SiO2 層加厚與否來控制。優化的器件結構如圖6所示。如前所述，Lsafe 應足夠大。設計的元胞寬度為70 μm，p-well 寬度為23 μm，Lsafe 設計為8.5 μm，壓接區寬度設計為30 μm。
溝道密度、芯片面積及厚度等其他參數的設計與傳統IGBT并無區別。在成本方面，壓接式IGBT 芯片本身與傳統IGBT芯片差別不大，但封裝成本要高于傳統IGBT模塊。但在大功率應用中，壓接式IGBT的高性能及高可靠性是傳統IGBT模塊所不能比擬的。
I. 結論
局部壓力作用下，芯片表面松弛的現象可用來保護器件的壓力敏感區域，而且可以應用于多種柵控型壓接式器件的設計，顯著地提高芯片的有效面積。
參考文獻
[1] K. Nakamura, K. Hatori, Y. Hisamoto, S. Sakamoto, T. Harada and K. Hatade, “The next generation of HV-IGBTs with low loss and high SOA capability,” in Proc. ISPSD’08, May 2008, pp. 145-148.
[2] N. Luther-King, E. S. Narayanan, L. Coulbeck, A. Crane and R. Dudley, “Comparison of trench gate IGBT and CIGBT devices for 3.3 kV high power module applications,” in Proc. IEEE SPEEDAM, Jun. 2010, pp. 545-549.
[3] P. Bhatnagar, P. Waind, L. Coulbeck, I. Deviny and J. Thomson, “Improvements in SOA ruggedness of 6.5 kV IGBTs,” in Proc. IEEE EPE, Aug. 2011, pp. 1-8.
[4] X. Gong, “A 3.3 kV IGBT module and application in modular multilevel converter for HVDC,” in Proc. IEEE ISIE, May 2012, pp. 1944-1949.
[5] Y. Lobsiger and J. W. Kolar, “Stability and robustness analysis of d/dt-closed-loop IGBT gate drive,” in Proc. IEEE APEC, Mar. 2013, pp. 2682-2689.
[6] J. Vobecky, M. Rahimo, A. Kopta and S. Linder, “Exploring the silicon design limits of thin wafer IGBT technology: the controlled punch through (CPT) IGBT,” in Proc. ISPSD’08, May, 2008, pp. 76-79.
[7] V. Smet, F. Forest, J. J. Huselstein, F. Richardeau, Z. Khatir, S. Lefebvre and Berkani, “Ageing and failure modes of IGBT modules in high-temperature power cycling,”. IEEE Trans. Industrial Electronics, vol. 58, no.10, pp. 4931-4941, Oct. 2011.
[8] H. K. Tseng, and M. L. Wu, “Electro-thermal-mechanical modeling of wire bonding failures in IGBT,” in Proc. IEEE IMPACT, Oct. 2013, pp. 152-157.
[9] Y. Takahashi, T. Koga, H. Kirihata and Y. Seki, “2.5 kV 100 A μ-stack IGBT,” in Proc. ISPSD’94, May – Jun. 1994, pp. 25-30.
[10] F. Chimento, W. Hermansson and T. Jonsson, “Robustness evaluation of High-Voltage Press-Pack IGBT Modules in Enhanced Short-Circuit Test,” IEEE Trans. Industry Applications, vol. 48, no.3, pp. 1046-1053, May - Jun. 2012.
[11] O. S. Senturk, L. Helle, S. Munk-Nielsen, P. Rodriguez and R. Teodorescu, “Power capability investigation based on electrothermal models of press-pack IGBT three-level NPC and ANPC VSCs for multimegawatt wind turbines,” IEEE Trans. Power Electronics, vol. 27, no. 7, pp. 3195-3206, Jul. 2012.
[12] F. Filsecker, R. Alvarez and Bernet, “Comparison of 4.5-kV Press-Pack IGBTs and IGCTs for Medium-Voltage Converters,” IEEE Trans. Industrial Electronics, vol. 60, no.2, pp. 440-449, Feb. 2013.
[13] K. Sasagawa, Y. Abe and K. Matsuse, “Voltage-balancing method for IGBTs connected in series,” IEEE Trans. Industry Applications, vol.40, no.4, pp. 1025-1030, Jul. – Aug. 2004.
[14] K. Fujii, K. Kunomura, K. Yoshida, A. Suzuki, S. Konishi, M. Daiguji and K. Baba, “STATCOM applying flat-packaged IGBTs connected in series,” IEEE Trans. Power Electronics, vol.20, no.5, pp. 1125-1132, Sept. 2005.
[15] A. T. Bradley, R. C. Jaeger, J. C. Suhling and K. J. O’Connor, “Piezoresistive Characteristics of Short-Channel MOSFETs on (100) Silicon,” IEEE Trans. Electron Devices, vol. 48, no. 9, pp. 2009-2015, Sept. 2001.
[16] M. Koganemaru, N. Tada, T. Ikeda, N. Miyazaki and H. Tomokage, “Numerical study on impact of mechanical stress in the regions of high current density in N-Type MOS devices,” in Proc. IEEE ESTC, Sept. 2012, pp. 1-6.
[17] Y. Takahashi, T. Koga, H. Kirihata and Y. Seki “2.5 kV-100 A flat-packaged IGBT (micro-stack IGBT),” IEEE Trans. Electron Devices, vol.43, no.12, pp. 2276-2282, Dec. 1996.
[18] Y. Takahashi, K. Yoshikawa, T. Koga, M. Soutome, T. Takano, H. Kirihata and Y. Seki, “Ultra high-power 2.5 kV-1800 A power pack IGBT,” in Proc. ISPSD’97, May 1997, pp. 233-236.
[19] M. A. Hopcroft, W. D. Nix and T. W. Kenny, “What is the Young's Modulus of Silicon?” J. Microelectromech. Syst., vol. 19, no. 2, pp. 229-238, Apr. 2010.
作者：滕淵1，喻巧群1，張文亮1，朱陽軍1
機構：中國科學院微電子研究所，硅器件與集成技術研究室
